J-STD-020, Moisture Sensitivity Levels(MSL)濕度敏感等級分類解說

短小輕薄是現代科技的趨勢，連帶著電子零組件也得越做越小，可是越小的零件，其抗濕能力就越差，也越難承受 SMT reflow 高溫的洗禮。 再者，IC零件的封裝方式也越來越多樣化，只是不同的封裝製程及材料就代表著會有不同抗濕度入侵的能力。 一般來說，較早期的傳統插件零件(DIP)，因為零件較大、夠堅固，所以其抗濕度防膨脹能力也就比較好。 想想看為何表面黏著(SMT)製程的零件比傳統插件(DIP)對濕氣影響來得敏感？原因如下： • SMD製程的零件通常比較薄，所以比較不耐熱衝擊，且容易因為應力而引起彎折。 • SMD製程的零件比傳統插件更不耐濕氣影響，因為封裝的材料變少了，所以只要一點點的濕氣進入，經過高溫之後就會急速膨脹而引起分層。 電子零件如果遭到濕氣入侵零件內部，其最常見到的問題，是在流經 Reflow (回流焊)時水氣會因為快速的溫度上升而急速膨脹，進而由零件較脆弱(weak)的地方撐開，並造成零件分層剝離(delamination)的缺點，有時候零件雖然只有毛髮般的裂縫(micro crack)，但隨著時間的流逝，裂縫會越裂越大，到最後形成電路不良。 為了因應SMD製程零件越來越普遍的趨勢，IPC/JEDEC定義了一套標準的『濕度敏感等級』 如下，有需要的人也可以到 Google 找【J-STD-020】。不過要注意的是，這份標準主要在幫助 IC製造廠 用以確認並定義其所生產之元器件到底符合哪種潮濕敏感等級（Moisture Sensitive Level, MSL）。如果是一般EMS工廠的SMT線建議參考J-STD-033以得到「濕敏等級」比較恰當的說明與了解。 下列這份表格的【Level】表示濕敏等級，等級從1～6，原則上【等級1（MSL 1）】表示零件對濕度的要求最低，也就是越不容易受到濕度的影響。而溼敏等級的數字越大，通常意謂著零件對濕度越敏感，也就是說只要零件暴露在有濕度的大氣環境中再流經回焊爐高溫時就可能因為濕氣入侵而造成損害問題。 表格中的【Floor Life（車間時間）】表示各等級的零件可以暴露於「30°C / 60% RH」以下的環境時所能放置的最長時間，也就是零件拆封後可以停留於有溫濕度控制車間內的使用期限，可以看到允許暴露大氣時間也隨著濕敏等級數字上升而一路往下降，因為對濕度越敏感的零件可以暴露於大氣中的時間越短。 表格中的【Soak Requirement（暴露濕度環境及時間要求）】算是本文的重頭戲，規範零件廠商測試其產品能夠符合何種「濕敏等級(MSL)」的預先暴露環境與時間條件。也就是待測試的樣品必須先置放於表格中所規定的溫度/濕度與一定時間後才能拿去過回焊爐(Reflow)，回焊爐的溫度也有規定，請自行參考IPC/JEDEC J-STD-020規範，之後還要經過40倍放大鏡與超聲波掃描儀（SAM,scanning acoustic microscope)檢查有無不正常的裂縫(crack)發生，還要再經過電測以確保所有的樣品沒有功能上的問題才算pass。 規格強烈建議測試零件濕敏等級時最好從最低的濕敏等級開始測試，或依照過往的經驗判斷可能達到的等級開始測試，然後再依序提高標準往上測試，最終確認可以通過的濕敏等級。 測試的暴露時間裡有分Standard(標準)及Accelerated(加速)兩種規格，規格要求除非先前通過Standard暴露條件後發現有異常或已知[擴散啟動能量(Activation energy for Diffusion)]是 0.4-0.48eV（不要問工作熊什麼是「擴散啟動能量」？我也不知道啊！），才可以使用「加速相當(Accelerated Equivalent)」條件。 Table 1. IPC/JEDEC J-STD-20C MSL Classifications Soak Requirements (濕度環境要求) Floor Life (車間時間) Standard (標準) Accelerated Equivalent (加速) Level Time Cond °C／%RH Time (hrs) Cond °C／%RH Time (hrs) Cond °C／%RH 1 unlimited ≦30/85% 168+5/-0 85/85 n/a n/a 2 1 year ≦30/60% 168+5/-0 85/60 n/a n/a 2a 4 weeks ≦30/60% 696+5/-0 30/60 120+1/-0 60/60 3 168 hours ≦30/60% 192+5/-0 30/60 40+1/-0 60/60 4 72 hours ≦30/60% 96+2/-0 30/60 20+0.5/-0 60/60 5 48 hours ≦30/60% 72+2/-0 30/60 15+0.5/-0 60/60 5a 24 hours ≦30/60% 48+2/-0 30/60 10+0.5/-0 60/60 6 TOL ≦30/60% TOL 30/60 n/a 60/60 1) TOL means ‘Time on Label’, or the time indicated on the label of the packing. 2) The standard soak time is the sum of the default value of 24H for the semiconductor manufacturer’s exposure time (MET) between bake and bag and the floor life or maximum time allowed out of the bag at the end user or distributor’s facility. For example, an MSL 3 package will require a standard soak time of 192 hours, which is 168 hours of floor life plus 24 hours between bake and bag at the semiconductor manufacturer. TOL：Time On Label，參考零件包裝標籤上的指示時間。 以濕敏等級3 (MSL level 3)來舉例說明，從[Floor Life]看，如果零件拆封後暴露於攝氏溫度30°C與60％濕度以內的環境下，那麼其於車間的總暴露時間就必須在168小時內打件並過完回流焊(Reflow)，如果不能在規定時間內過完Reflow，就必須重新真空包裝，不過最好是重新烘烤後再重新包裝，因為重新烘烤後的時間就可以歸零重算。如果超過規定時間，則一定要重新烘烤後才能使用。 再看[Soak Requirements]，待測試的零件樣品必須先經過烘烤確定沒有濕氣後，放置於攝氏溫度30°C與60％濕度的標準下，其總暴露時間為192小時。不過這個192小時其實包含了IC零件半導體廠商從零件完成烘烤後到包裝前可能用掉24小時的車間曝露時間，一般稱這段時間為MET (Manufacturer’s Exposure Time)，所以給SMT表面貼著廠就只剩下168小時(=192-24)的車間時間（Floor Life）了。相信很多人看不懂？沒關係，反正一般人只要知道什麼樣的MSL拆封後可以放置於車間多久時間就可以了。 如果是零件商，就要注意這192小時的計算，剛剛說192小時其實要包含IC零件半導體廠商從零件完成烘烤後到包裝前可能用掉24小時的MET，那如果零件商的MET小於或大於24小時呢？是的，如果有這樣的情況時規格中有說明測試樣品的時候必須要扣除或增加樣品暴露於環境的時間，比如說零件商的MET只用了20個小時，那麼樣本的總暴露時間就會變成188小時（=192-(24-20)=188），原則上就是維持168小時(Floor Life)+MET。 至於[MSL 1]及[MSL 2]因為測試的樣品採用比一般車間環境還要高的溫濕度條件，所以無法直接對比暴露於車間的時間 (Floor Life)，這部份可能使用濕度造成零件重量的增減來判斷，不在這裡介紹，其實工作熊也還沒學透啦！

什麼是ORT(On-Going Reliability Test)？ORT和 Reliability測試有什麼不同？

什麼是ORT(On-Going Reliability Test)？ORT和 Reliability測試有什麼不同？ Posted by 工作熊 十一月 22, 2017 ORT（On-going Reliability Test）似乎沒有一個正式的中文翻譯名稱，而工作熊把ORT解釋為「持續性的可靠度測試」。就工作熊個人的了解，ORT應該可以算是一種針對量產品(Mass Production)為了確保其是否仍然可以維持與剛開始量產時壽命一致的一種測試手段。你也可以把它當成是為了維持「量產」品質與「設計」品質一致的一種信賴度測試方法。 一般在大量生產的流水產線上常規只會執行電子線路測試(例如ICT或MDA)與功能測試(FVT)，而這樣的測試基本上只能保證組裝工廠的製程品質，也就是檢查電子零件及線路有無開、短路或用錯料等問題，可是量產品隨著時間的推移，零件廠商的來料可能會有品質上的波動或是材料上的更換，而且我們大部分的產品也都會導入第二零件供應商(2nd source)的來料，再加上我們工廠的製程也可能會有所調整，這些零件與製程上的變動都可能讓產品的品質及壽命與當初的設計產生差異，為了可以將量產品質維持在一定的水準之上，於是就有了ORT測試的產生。 ORT和Reliability測試有什麼不同？ 這裡要先澄清一下，研發時的信賴度測試(Reliability Test)為了節省時程，趕上市場的腳步，一般都會採用所謂的「加速壽命測試（Accelerated Life Testing）」，也就是將產品放到環境測試機內(Environmental test)或是給予壓力測試(Stress test)來加速產品老化以模擬可能出現的狀況。 但是ORT測試一般沒有這樣的時間壓力，所以可以依照一般使用者操作的環境來測試以確認產品真正的品質。 ORT應該測試哪些項目？ 原則上ORT的測試項目應該與新產品研發當時的DQ測試項目一致，這樣才能確保「量產」品質與「設計」品質一致，但是DQ的測試項目一般會包含破壞性測試，比如說滾動測試(tumble test)、裸機摔落測試(Impact drop test)、高低溫循環測試(Temperature cycle test)、熱衝擊測試(Thermal test)…等，而且需要的樣品數可能會比較多，基於投資報酬比，如果是比較貴重的產品，可能就會降低抽樣數或抽樣頻率，甚至可能會去除某些DQ時的測項，或是改用其他方式來取代，比如用常規測試來取代加速測試。 另外，隨著產品穩定下來，有些公司也會刪減部分的測試項目，當然這些測試項目必須依據產品特性經過討論與數計收集後做成決定。 ORT的抽樣頻率為何？ 這個基本上也是依據產品特性來設定的，可能從每一批生產中抽樣，或者每一季才抽樣一次，或是每生產多少產品抽取一次，一般量大、便宜、品質還未穩定的產品可以每批抽樣，而較貴重、量少、品質已趨於穩定的產品抽樣頻率就越長。 ORT測試後的樣品如何處置？ 一般來說如果沒有問題，ORT測試後的樣品都會在保存一定時間後報廢，因為ORT測試就是一種壽命測試，ORT測試後的樣品如果沒有損壞也會變成二手品，怎麼可以拿二手品當新品去賣給客戶，當然或許會有某些特別貴重的商品例外。 ORT如果測試Fail該如何處理？ ORT測試時一定要紀錄該批生產的相關資訊，一旦發現有品質異常時，視情節重大，產品可能廠內重工、攔截在貨倉、招回，或是什麼都不做僅留記錄，什麼都不做？因為ORT測試通常曠日費時，有時候發現問題時商品可能都已經出貨到終端客戶的手上了，這時候如果發動招回，花費是巨大的，所以如果不是重大的品質問題，一般這時候都會先按兵不動，但必須先模擬可能的狀況，比如說客戶發現不良後，安排盡快送回修理，或是提供新品更換服務…等。 ORT是否可以取消？ 有網友問到ORT持續監測了兩年都沒有發現有不良(Fail)的現象，是否可以取消呢？首先要認清楚ORT的主要目的是確認生產製程品質的持續穩定性，這個測試基本上應該定義為輔助測試，測試Pass為正常現象。所以，一般不建議取消ORT的測試，但是如果產量已經小到某一程度，或是產品已經EOL(End Of Life)，就可以中止ORT了。 ORT測試的盲點 因為ORT測試的時間很長，通常在ORT測試結束或是有結果時，商品早就已經上架販售或已經流到顧客的手上，除非ORT測試後發現重大的品質問題，否則一般來說只能提前預測市場上可能出現的品質問題，讓自己先有個底，可以提前佈置可能的解決方案。 幾個ORT不可取代優點： • 確認量產品質與設計品質保證。 • 補足產線常規測試項目不足的長時間性賴度測試結果。 • 可以提前預估市場可能出現的品質問題，給予更多的對策時間。 • 可以提供日後品質改善的參考。

QR Code 字元數高達4,296個英文字母

QR Code為目前最常被使用的一種二維條碼，1994年由日本Denso-Wav e公司發明，QR是英文Qu ick Response的縮寫，即快速反應的意思，1999年時，公布了符合日本當地的標準－「日本工業規格JIS」；之後，於2000年即獲得國際標準組織ISO的認可成為標準國際標準－ISO/IEC 18004，QR Code從此就成全球標準的二維條碼規格，QR Code比普通條碼可儲存更多資料，亦無須像普通條碼般在掃描時需直線對準掃描器。 QR Code呈正方形，雖然以往都是以黑白兩色呈現，但現在隨著編解碼程式的最佳化和相機照相品質的提升，QR Code的圖形顏色不再只是黑白，已開始使用各種不同顏色來呈現，在圖形的四個角落，印有三個像「回」字的正方圖案，它們是用來幫助解碼軟體定位的圖案，使用者不需要對準，無論以任何角度掃描，資料仍幾乎皆可被正確讀取。 QR Code可儲存資料之大是有多厲害？您不可不知！它能夠記錄的數字字元就高達7,089個，或是4,296個英文字母，光是英文字母的記憶能力，就可以儲存一段不少的資訊。想一想，原本以往寫在一封A4大小的英文信上所包含的文數字數量，現在卻只需要將這些英文字以QR Code編碼，再印在小小的明信片上就可以了。 記錄英文、數字，這只是小ＣＡＳＥ的啦，因為QR Code還能儲存以Shift－JIS編碼的日文漢字與片假名、以全世界共通標準之“萬國碼”（UniCode，UTF-8）編碼的中文字，而全部可以儲存的中文字數亦能達到984個；另外，採用BIG5編碼的中文漢字，則可儲存字數達1,800個字元。 QR Code亦具有容錯能力，意思是說QR Code圖形有破損時，仍然可以被機器讀取其內容，破損面積為7%~30%時仍可完整被讀取，容錯能力的等級分為L、M、Q、H四級，一般使用M級，而台灣OMI@行動上網聯盟的規範即為使用M級。相對的，容錯能力愈高時，QRCode圖形面積則愈大，所以一般折衷選用M級的15%容錯能力，臺灣的行動上網聯盟所制定的「QR Code應用共通標準規範」，就是採用了符合ISO╱IEC18004：2000標準規範的QRCode條碼技術做為編碼技術。 QR Code的發明人Denso為日本公司，而全世界知名QR Code品牌廠商，就是在台灣的金揚資訊科技，該公司以QuickMark品牌行銷全球，與國際知名大廠都有行銷活動的配合，有興趣的請參考 www.quickmark.com.tw，或到網路上搜尋QuickMark。

詳述DRAM、SDRAM及DDR SDRAM的概念

2014/08/14 來源：EDN電子設計技術 DRAM(動態隨機訪問存儲器)對設計人員特別具有吸引力，因為它提供了廣泛的性能，用於各種計算機和嵌入式系統的存儲系統設計中。本文概括闡述了DRAM 的概念，及介紹了SDRAM、DDRSDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。 DRAM DRAM較其它內存類型的一個優勢是它能夠以IC(集成電路)上每個內存單元更少的電路實現。DRAM 的內存單元基於電容器上貯存的電荷。典型的DRAM 單元使用一個電容器及一個或三個FET(場效應電晶體)製成。典型的SRAM (靜態隨機訪問內存)內存單元採取六個FET 器件，降低了相同尺寸時每個IC 的內存單元數量。與DRAM 相比，SRAM 使用起來更簡便，接口更容易，數據訪問時間更快。 DRAM核心結構由多個內存單元組成，這些內存單元分成由行和列組成的兩維陣列(參見圖1)。訪問內存單元需要兩步。先尋找某個行的地址，然後在選定行中尋找特定列的地址。換句話說，先在DRAM IC 內部讀取整個行，然後列地址選擇DRAM IC I/O(輸入/ 輸出)針腳要讀取或要寫入該行的哪一列。 DRAM讀取具有破壞性，也就是說，在讀操作中會破壞內存單元行中的數據。因此，必需在該行上的讀或寫操作結束時，把行數據寫回到同一行中。這一操作稱為預充電，是行上的最後一項操作。必須完成這一操作之後，才能訪問新的行 ，這一操作稱為關閉打開的行。 對計算機內存訪問進行分析後表明，內存訪問中最常用的類型是讀取順序的內存地址。這是合理的，因為讀取計算機指令一般要比數據讀取或寫入更加常用。此外，大多數指令讀取在內存中順序進行，直到發生到指令分支或跳到子例程。 ... 圖1. DRAMs 內存單元分成由行和列組成的兩維陣列。 DRAM的一個行稱為內存頁面，一旦打開行，您可以訪問該行中多個順序的或不同的列地址。這提高了內存訪問速度，降低了內存時延，因為在訪問同一個內存頁面中的內存單元時，其不必把行地址重新發送給DRAM。結果，行地址是計算機的高階地址位，列地址是低階地址位。由於行地址和列地址在不同的時間發送，因此行地址和列地址復用到相同的DRAM 針腳上，以降低封裝針腳數量、成本和尺寸。一般來說，行地址尺寸要大於列地址，因為使用的功率與列數有關。 早期的RAM擁有控制信號，如RAS# (行地址選擇低有效)和CAS# (列地址選擇低有效)，選擇執行的行和列尋址操作。其它DRAM 控制信號包括用來選擇寫入或讀取操作的WE# (寫啟動低有效)、用來選擇DRAM的CS#(晶片選擇低有效)及OE# (輸出啟動低有效)。早期的DRAM擁有異步控制信號，並有各種定時規範，涵蓋了其順序和時間關係，來確定DRAM 工作模式。 早期的DRAM讀取周期有四個步驟。第一步，RAS# 與地址總線上的行地址變低。第二步，CAS# 與地址總線上的列地址變低。第三步，OE#變低，讀取數據出現在DQ 數據針腳上。在DQ 針腳上提供數據時，從第一步第三步的時間稱為時延。最後一步是RAS#, CAS# 和OE# 變高(不活動)，等待內部預充電操作在破壞性讀取後完成行數據的恢復工作。從第一步開始到最後一步結束的時間是內存周期時間。上述信號的信號定時與邊沿順序有關，是異步的。這些早期DRAM沒有同步時鐘操作。 DRAM 內存單元必需刷新，避免丟失數據內容。這要求丟失電荷前刷新電容器。刷新內存由內存控制器負責，刷新時間指標因不同DRAM內存而不同。內存控制器對行地址進行僅RAS# 循環，進行刷新。在僅RAS# 循環結束時，進行預充電操作，恢復僅RAS# 循環中尋址的行數據。一般來說，內存控制器有一個行計數器，其順序生成僅RAS# 刷新周期所需的所有行地址。 刷新策略有兩個(參見圖2)。第一個策略內存控制器在刷新周期突發中順序刷新所有行，然後把內存控制返回處理器，以進行正常操作。在到達最大刷新時間前，會發生下一個刷新操作突發。第二個刷新策略是內存控制器使用正常處理器內存操作隔行掃描刷新周期。這種刷新方法在最大刷新時間內展開刷新周期。 ... 圖2. DRAM 刷新實現方案包括分布式刷新和突發刷新。 早期的DRAM 演進及實現了DRAM IC 上的刷新計數器，處理順序生成的行地址。在DRAM IC 內部，刷新計數器是復用器輸入，控制著內存陣列行地址。另一個復用器輸入來自外部地址輸入針腳的行地址。這個內部刷新計數器不需要內存控制器中的外部刷新計數器電路。部分DRAM 在RAS# 周期前支持一個CAS#，以使用內部生成的行地址發起刷新周期。 SDRAM 在接口到同步處理器時，DRAM 的異步操作帶來了許多設計挑戰。 SDRAM (同步DRAM)是為把DRAM操作同步到計算機系統其餘部分，而不需要根據CE# (晶片啟動活動低)、RAS#、CAS#和WE#邊沿轉換順序定義所有內存操作模式而設計的。 SDRAM增加了時鐘信號和內存命令的概念。內存命令的類型取決於SDRAM 時鐘上升沿上的CE#, RAS#,CAS# 和WE# 信號狀態。產品資料根據CE#, RAS#,CAS# 和WE# 信號狀態，以表格形式描述內存命令。 例如，Activate (激活)命令向SDRAM發送一個行地址，打開內存的一個行(頁面)。然後是一個Deselect (反選)命令序列，在對列地址發送Read 或Write 命令前滿足定時要求。一旦使用Activate命令打開內存的行(頁面)，那麼可以在內存的該行(頁面)上運行多個Read和Write命令。要求Precharge(預充電)命令，關閉該行，然後才能打開另一行。 表1. DDR SDRAM 數據速率和時鐘速度。 DDR SDRAM 通過提高時鐘速率、突發數據及每個時鐘周期傳送兩個數據位(參見表1)，DDR (雙倍數據速率) SDRAM 提高了內存數據速率性能。DDR SDRAM 在一條讀取命令或一條寫入命令中突發多個內存位置。讀取內存操作必需發送一條Activate 命令，後面跟著一條Read 命令。內存在時延後以每個時鐘周期兩個內存位置的數據速率應答由兩個、四個或八個內存位置組成的突發。因此，從兩個連續的時鐘周期中讀取四個內存位置，或把四個內存位置寫入兩個連續的時鐘周期中。 DDR SDRAM 有多個內存條，提供多個隔行掃描的內存訪問，從而提高內存帶寬。內存條是一個內存陣列，兩個內存條是兩個內存陣列，四個內存條是四個內存陣列，依此類推(參見圖3)。四個內存條要求兩個位用於內存條地址(BA0 和BA1)。 ... 圖3. DDR SDRAM中多個內存條提高了訪問靈活性，改善了性能。 例如，有四個內存條的DDR SDRAM的工作方式如下。首先，Activate命令在第一個內存條中打開一行。第二個Activate命令在第二個內存條中打開一行。現在，可以把Read 或Write 命令的任意組合發送到打開行的第一個內存條或第二個內存條。在內存條上的Read 和Write 操作結束時，Precharge 命令關閉行，內存條對Activate 命令準備就緒，可以打開一個新行。 注意，DDR SDRAM要求的功率與打開行的內存條數量有關。打開的行越多，要求的功率越高，行尺寸越大，要求的功率越高。因此，對低功率應用，一次在每個內存條中只應打開一行，而不是一次打開行的多個內存條。 在內存條地址位連接到內存系統中的低階地址位時，支持隔行掃描連續內存條中的連續內存字。在內存條地址位連接到內存系統中的高階地址時，連續內存字位於同一個內存條中。 存儲器基本概念 存儲器（Memory）是計算機系統中的記憶設備，用來存放程序和數據。計算機中全部信息，包括輸入的原始數據、電腦程式、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。按用途存儲器可分為主存儲器（內存）和輔助存儲器（外存）,也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。 SDRAM是什麼意思 SDRAM是指同步動態隨機存取內存（synchronous dynamic random access memory，簡稱SDRAM）是有一個同步接口的動態隨機存取內存（dynamic random access memory，簡稱DRAM）。通常動態隨機存取內存（DRAM）是有一個異步接口的，這樣它可以隨時響應控制輸入的變化。而SDRAM有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統總線同步。時鐘被用來驅動一個有限狀態機，對進入的指令進行流水線操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronous DRAM)相比，可以有一個更複雜的操作模式。 什麼是SDRAM Synchronous Dynamic Random Access Memory，同步動態隨機存儲器，同步是指 Memory工作需要同步時鐘，內部的命令的發送與數據的傳輸都以它為基準；動態是指存儲陣列需要不斷的刷新來保證數據不丟失；隨機是指數據不是線性依次存儲，而是自由指定地址進行數據讀寫。 DDR3 SDRAM DDR3 SDRAM 是一種性能演進版本，增強了SDRAM技術，它從800 Mb/s開始，這是大多數DDR2 SDRAM支持的最高數據速率。DDR3 SDRAM支持六檔數據速率和時鐘速度(參見表3)。DDR3-800/1066/1333SDRAM 於2007 年投入使用，DDR3-1600/1866SDRAM 則預計在2008 年投入使用，DDR3-2133SDRAM 則預計在2009 投入使用。 DDR3-1066 SDRAM的能耗低於DDR2-800 SDRAM，因為DDR3 SDRAM 的工作電壓是1.5 V，是DDR2SDRAM 的83%，DDR2 SDRAM 的工作電壓是1.8 伏。此外，DDR3 SDRAM數據DQ驅動器的阻抗是34歐姆，DDR2 SDRAM 的阻抗較低，是18 歐姆。 ... 表3. 預計的DDR3 SDRAM 數據速率和時鐘速度。 DDR3 SDRAM 將從512 Mb 內存開始，將來將發展到8 Gb 內存。與DDR2 SDRAM 一樣，DDR3 SDRAM 數據輸出配置包括x4、x8 和x16。DDR3 SDRAM 有8 個內存條，DDR2 SDRAM 則有4 個或8 個內存條，具體視內存大小而定。 DDR2 和DDR3 SDRAM 都有4 個模式寄存器。DDR2 定義了前兩個模式寄存器，另兩個模式寄存器則預留給將來使用。DDR3使用全部4個模式寄存器。一個重要差異是DDR2 模式寄存器規定了讀出操作的CAS 時延，寫入時延則是1減去模式寄存器讀出時延設置。DDR3模式寄存器對CAS 讀出時延和寫入時延的設置是唯一的。 DDR3 SDRAM使用8n預取架構，在4個時鐘周期中傳送8 個數據字。DDR2 SDRAM 使用4n 預取架構，在2個時鐘周期中傳送4 個數據字。 DDR3 SDRAM 模式寄存器可以編程為支持飛行突變，這會把傳送8個數據字縮短到傳送4個數據字，這在讀出或寫入命令期間把地址行12 設為低來實現。飛行突變在概念上與DDR2 和DDR3 SDRAM 中地址行10 的讀出和寫入自動預充電功能類似。 值得一提的另一個DDR3 SDRAM屬性是差分的數據選通信號DQS，DDR2 SDRAM數據通信號則可以由模式寄存器編程為單端或差分。DDR3 SDRAM 還有一個新引腳，這個引腳為活動低異步RESET# 引腳，通過把SDRAM 置於已知狀態，而不管當前狀態如何，改善系統穩定性。DDR3 SDRAM 使用的FBGA 封裝類型與DDR2 SDRAM 相同。 DDR3 DIMM為DIMM上的命令、時鐘和地址提供了端接。採用DDR2 DIMM 的內存系統端接主板上的命令、時鐘和地址。DIMM上的DDR3 DIMM端接支持飛行拓撲，SDRAM 上的每個命令、時鐘和地址引腳都連接到一條軌跡上，然後這條軌跡終結在DIMM的軌跡端。這改善了信號完整性，其運行速度要快於DDR2 DIMM樹型結構。 飛行拓撲為內存控制器引入了新的DDR3 SDRAM寫入電平功能，考慮了寫入過程中時鐘CK和數據選通信號DQS 之間的定時偏移。DDR3 DIMM 的主要不同於DDR2 DIMM，防止把錯誤的DIMM 插入主板中。 DDR4 SDRAM DDR4 SDRAM 已經拉開帷幕，預計將在2012 年發布。其目標是在1.2V 或以下的電源上運行這些新存儲器晶片，同時實現每秒200 萬以上的數據傳送速度。 GDDR 和LPDDR 其它DDR變種，如GDDR (圖形DDR)和LPDDR (低功率DDR)，在業內的地位也在不斷提高。 GDDR是一種圖形卡專用存儲技術，目前規定的變種有四個：GDDR2、GDDR3、GDDR4 和GDDR5。GDDR的技術與傳統DDR SDRAM 非常類似，但功率要求不同。其降低了功率要求，以簡化冷卻，提供更高性能的存儲器模塊。GDDR也是為更好地處理處理圖形要求設計的。 LPDDR 採用166 MHz 時鐘速率，在要求低功耗的可攜式消費電子中正越來越流行。LPDDR2 改善了能源效率，其工作電壓最低1.2V，時鐘速度為100 -533 MHz。

快閃記憶體基本原理

什麼是快閃記憶體？了解快閃記憶體最好的方式就是從它的「出生」它的「組成」均研究的透徹底底的。 快閃記憶體的存儲單元為三端器件，與場效應管有相同的名稱：源極、漏極和柵極。柵極與矽襯底之間有二氧化矽絕緣層，用來保護浮置柵極中的電荷不會泄漏。採用這種結構，使得存儲單元具有了電荷保持能力，就像是裝進瓶子裡的水，當你倒入水後，水位就一直保持在那裡，直到你再次倒入或倒出，所以快閃記憶體具有記憶能力。 ... 與場效應管一樣，快閃記憶體也是一種電壓控制型器件。NAND型快閃記憶體的擦和寫均是基於隧道效應，電流穿過浮置柵極與矽基層之間的絕緣層，對浮置柵極進行充電（寫數據）或放電（擦除數據）。而NOR型快閃記憶體擦除數據仍是基於隧道效應（電流從浮置柵極到矽基層），但在寫入數據時則是採用熱電子注入方式（電流從浮置柵極到源極）。 場效應管工作原理 場效應電晶體（Field Effect Transistor縮寫(FET)）簡稱場效應管。一般的電晶體是由兩種極性的載流子,即多數載流子和反極性的少數載流子參與導電,因此稱為雙極型電晶體,而FET僅是由多數載流子參與導電,它與雙極型相反,也稱為單極型電晶體。它屬於電壓控制型半導體器件，具有輸入電阻高（108～109Ω）、噪聲小、功耗低、動態範圍大、易於集成、沒有二次擊穿現象、安全工作區域寬等優點，現已成為雙極型電晶體和功率電晶體的強大競爭者。 快閃記憶體採用MOSFET來存放數據 MOSFET結構如下圖 ... 數據就存放在floating gate（懸浮門）之中，一個門可以存放1bit數據 如圖所示，門中電壓有個閾值Vth 如果檢測到電壓超過Vth，那麼便認為這個bit是0 數據的寫入和擦除，都通過controlgate來完成。 至於具體的步驟。 涉及到半導體基礎知識，如果需要了解，請參考模擬電路相關書籍。 這是一個比特，對於快閃記憶體來說，如圖 ... 這是一個快閃記憶體顆粒的內部結構，每一行是其中一個page，一個page由33792個剛才那樣的門組成。 共4KByte，注意這裡單位是千字節1Byte=8bit 這裡總共有64個page，組成了一個block。 wordline是字線，由其控制讀取和寫入，所以page是最小的讀寫單位 而這個block是最小的擦除單位。 我們知道快閃記憶體顆粒分為SLC MLC TLC 這就是因為對電壓的分級不同。 SLC將電壓分為2級，大於Vth表示0小於Vth表示1，一個CELL只表示1個bit MLC是Multi-Level Cell，將電壓分為4份，分別可以表示00 01 10 11，一個CELL表示2個bit TLC是Triple-Level Cell，將電壓分為8份，可以表示000 001 010 011 100 101 110 111 一個CELL表示3個bit。 Cactus（仙人掌科技有限公司）創造工業級快快閃記憶體儲裝置，不斷改進品質系統，專注快快閃記憶體儲品牌，並為進入國內市場而努力。

Flash晶片你都認識嗎？

Flash晶片你都認識嗎？ 2016/03/16 來源：21IC中國電子網 Flash存儲器，簡稱Flash，它結合了ROM和RAM的長處，不僅具備電子可擦除可編程的性能，還不會因斷電而丟失數據，具有快速讀取數據的特點;在現在琳琅滿目的電子市場上，Flash總類可謂繁多，功能各異，而你對它了解有多少呢? 為了讓大家更深入了解Flash，今天將主要根據晶片的通信協議並且結合Flash的特點，給大家一個全新認識。 一、IIC EEPROM IIC EEPROM，採用的是IIC通信協議;IIC通信協議具有的特點：簡單的兩條總線線路，一條串行數據線(SDA)，一條串行時鐘線(SCL);串行半雙工通信模式的8位雙向數據傳輸，位速率標準模式下可達100Kbit/s;一種電可擦除可編程只讀存儲器，掉電後數據不丟失，由於晶片能夠支持單字節擦寫，且支持擦除的次數非常之多，一個地址位可重複擦寫的理論值為100萬次，在實際應用中具有著不可替代的作用。日常我們常接觸晶片型號有 AT24C02、FM24C02、CAT24C02等，其常見的封裝多為DIP8，SOP8，TSSOP8等。 二、SPI NorFlash SPI NorFlash，採用的是SPI 通信協議，有4線(時鐘，兩個數據線，片選線)或者3線(時鐘，兩個數據線)通信接口，由於它有兩個數據線能實現全雙工通信，因此比IIC通信協議的 IIC EEPROM的讀寫速度上要快很多。SPI NorFlash具有NOR技術Flash Memory的特點，即程序和數據可存放在同一晶片上，擁有獨立的數據總線和地址總線，能快速隨機讀取，允許系統直接從Flash中讀取代碼執行;可以單字節或單字編程，但不能單字節擦除，必須以Sector為單位或對整片執行擦除操作，在對存儲器進行重新編程之前需要對Sector或整片進行預編程和擦除操作。 NorFlash在擦寫次數上遠遠達不到IIC EEPROM，並且由於NOR技術Flash Memory的擦除和編程速度較慢，塊尺寸又較大，因此擦除和編程操作所花費的時間會很長;但SPI NorFlash接口簡單，使用的引腳少，易於連接，操作方便，並且可以在晶片上直接運行代碼，其穩定性出色，傳輸速率高，在小容量時具有很高的性價比，這使其很適合應於嵌入式系統中作為 FLASH ROM，所以在市場的占用率非常高。 我們通常見到的S25FL128、MX25L1605、W25Q64等型號都是SPI NorFlash，其常見的封裝多為SOP8，SOP16，WSON8，US0N8，QFN8、BGA24等。 ... 三、Parallel NorFalsh (CFI Flash) Parallel NorFalsh,也叫做並行NorFlash,採用的Parallel接口通信協議，擁有獨立的數據線和地址總線，它同樣繼承了NOR技術Flash Memory的所有特點;由於採用了Parallel接口，。 Parallel NorFalsh相對於SPI NorFlash,支持的容量更大，讀寫的速度更快，但是由於占用的地址線和數據線太多，在電路電子設計上會占用很多資源。Parallel NorFalsh讀寫時序類似於SRAM，只是寫的次數較少，速度也慢，由於其讀時序類似於SRAM，讀地址也是線性結構，所以多用於不需要經常更改程序代碼的數據存儲。 我們通常見到的S29GL128、MX29GL512、SST39VF020等型號都是Parallel NorFlash，其常見的封裝多為TSSOP32、TSOP48、BGA64，PLCC32等。 ... 四、Parallel NandFlash Parallel NandFlash同樣採用了Parallel接口通信協議，NandFlash在工藝製程方面分有三種類型：SLC、MLC、TLC。 NandFlash技術Flash Memory具有以下特點：以頁為單位進行讀和編程操作，以塊為單位進行擦除操作;具有快編程和快擦除的功能，其塊擦除時間是2ms，而NOR技術的塊擦除時間達到幾百ms;晶片尺寸小，引腳少，是位成本(bit cost)最低的固態存儲器;晶片包含有壞塊，其數目取決於存儲器密度。壞塊不會影響有效塊的性能，但設計者需要有一套的壞塊管理策略! 對比Parallel NorFalsh，NandFlash在擦除、讀寫方面，速度快，使用擦寫次數更多，並且它強調更高的性能，更低的成本，更小的體積，更大的容量，更長的使用壽命。這使NandFlash很擅於存儲純資料或數據等，在嵌入式系統中用來支持文件系統。其主要用來數據存儲，大部分的U盤都是使用 NandFlash，當前NandFlash在嵌入式產品中應用仍然極為廣泛，因此壞塊管理、掉電保護等措施就需要依賴NandFlash使用廠家通軟體進行完善。 我們通常見到的S34ML01G100、MX30LF2G18AC、MT29F4G08ABADA等型號都是Parallel NandFlash，其常見的封裝多為TSOP48、BGA63、BGA107，BGA137等。 ... 五、SPI NandFlash SPI NandFlash，採用了SPI NorFlash一樣的SPI的通信協議，在讀寫的速度上沒什麼區別，但在存儲結構上卻採用了與Parallel NandFlash相同的結構，所以SPI nand相對於SPI norFlash具有擦寫的次數多，擦寫速度快的優勢，但是在使用以及使用過程中會同樣跟Parallel NandFlash一樣會出現壞塊，因此，也需要做特殊壞塊處理才能使用; SPI NandFlash相對比Parallel NandFlash還有一個重要的特點，那就是晶片自己有內部ECC糾錯模塊，用戶無需再使用ECC算法計算糾錯，用戶可以在系統應用當中可以簡化代碼，簡單操作; 我們通常見到的W25N01GVZEIG、GD5F4GQ4UBYIG、F50L1G41A等型號都是SPI NandFlash，其常見的封裝多為QFN8、BGA24等。 ... 六、eMMC Flash eMMC採用統一的MMC標準接口，自身集成MMC Controller，存儲單元與NandFlash相同。針對Flash的特性，eMMC產品內部已經包含了Flash管理技術，包括錯誤探測和糾正，Flash平均擦寫，壞塊管理，掉電保護等技術。MMC接口速度高達每秒52MBytes，eMMC具有快速、可升級的性能，同時其接口電壓可以是 1.8v 或者是 3.3v。 eMMC相當於NandFlash+主控IC ，對外的接口協議與SD、TF卡一樣，主要是針對手機或平板電腦等產品的內嵌式存儲器標準規格。eMMC的一個明顯優勢是在封裝中集成了一個控制器，它提供標準接口並管理快閃記憶體，使得手機廠商就能專注於產品開發的其它部分，並縮短向市場推出產品的時間。這些特點對於希望通過縮小光刻尺寸和降低成本的NAND 供應商來說，同樣的重要。 eMMC由一個嵌入式存儲解決方案組成，帶有MMC(多媒體卡)接口、快閃記憶體設備(Nand Flash)及主控制器，所有都在一個小型的BGA 封裝,最常見的有BGA153封裝;我們通常見到的KLMAG8DEDD、THGBMAG8B4JBAIM、EMMC04G-S100等型號都是eMMC Flash。eMMCFlash存儲容量大，市場上32GByte容量都常見了，其常見的封裝多為BGA153、BGA169、BGA100等。。 ... 七、USF2.0 JEDEC在2013年9月發布了新一代的通用快閃記憶體存儲器標準USF2.0，該標準下得快閃記憶體讀寫速度可以高達每秒1400MB，這相當於在兩秒鐘內讀寫兩個CD光碟的數據，不僅比eMMC有更巨大的優勢，而且它甚至能夠讓電腦上使用的快閃記憶體存儲介質固態硬碟也相形見絀。UFS快閃記憶體規格採用了新的標準2.0接口，它使用的是串行介面，很像PATA、SATA的轉換，並且它支持全雙工運行，可同時讀寫操作，還支持指令隊列。相對之下，eMMC是半雙工，讀寫必須分開執行，指令也是打包，在速度上就已經是略遜一籌了，而且UFS晶片不僅傳輸速度快，功耗也要比eMMC5.0低一半，可以說是日後旗艦手機快閃記憶體的理想搭配。目前僅有少數的半導體廠商有提供封裝成品，如三星、東芝電子等。 ... Flash因功能不同，使用的領域也各異，它在電子市場上應用極為廣泛，需求量極大，每日的需求量可達百萬的數量級，工廠要保證生產效率就必須要求所用的編程高穩定、高速度，目前國內ZLG致遠電子的SmartPRO 6000F-Plus是給Flash量身定製的一款高效能的Flash專燒編程器。

NAND flash和NOR flash的區別詳解

2016/03/23 來源：21IC中國電子網 我們使用的智慧型手機除了有一個可用的空間(如蘋果8G、16G等)，還有一個RAM容量，很多人都不是很清楚，為什麼需要二個這樣的晶片做存儲呢，這就是我們下面要講到的。這二種存儲設備我們都統稱為「FLASH」，FLASH是一種存儲晶片，全名叫Flash EEPROM Memory，通地過程序可以修改數據，即平時所說的「快閃記憶體」。Flash又分為NAND flash和NOR flash二種。U盤和MP3里用的就是這種存儲器。 相「flash存儲器」經常可以與相「NOR存儲器」互換使用。許多業內人士也搞不清楚NAND快閃記憶體技術相對於NOR技術的優越之處，因為大多數情況下快閃記憶體只是用來存儲少量的代碼，這時NOR快閃記憶體更適合一些。而NAND則是高數據存儲密度的理想解決方案。NOR Flash 的讀取和我們常見的 SDRAM 的讀取是一樣，用戶可以直接運行裝載在 NOR FLASH 裡面的代碼，這樣可以減少 SRAM 的容量從而節約了成本。 NAND Flash 沒有採取內存的隨機讀取技術，它的讀取是以一次讀取一塊的形式來進行的， 通常是一次讀取 512 個字節，採用這種技術的 Flash 比較廉價。用戶 不能直接運行 NAND Flash 上的代碼，因此好多使用 NAND Flash 的開發板除了使用 NAND Flah 以外，還作上了 一塊小的 NOR Flash 來運行啟動代碼。 NOR flash是intel公司1988年開發出了NOR flash技術。NOR的特點是晶片內執行(XIP, eXecute In Place)，這樣應用程式可以直接在flash 快閃記憶體內運行，不必再把代碼讀到系統RAM中。NOR的傳輸效率很高，在1～4MB的小容量時具有很高的成本效益，但是很低的寫入和擦除 速度大大影響了它的性能。 ... Nand-flash內存是flash內存的一種，1989年，東芝公司發表了NAND flash結構。其內部採用非線性宏單元模式，為固態大容量內存的實現提供了廉價有效的解決方案。Nand-flash存儲器具有容量較大，改寫速度快等優點，適用於大量數據的存儲，因而在業界得到了越來越廣泛的應用，如嵌入式產品中包括數位相機、MP3隨身聽記憶卡、體積小巧的U盤等。 ... NAND flash和NOR flash原理 一、存儲數據的原理 兩種快閃記憶體都是用三端器件作為存儲單元，分別為源極、漏極和柵極，與場效應管的工作原理 相同，主要是利用電場的效應來控制源極與漏極之間的通斷，柵極的 電流消耗極小，不同 的是場效應管為單柵極結構，而 FLASH 為雙柵極結構，在柵極與矽襯底之間增加了一個浮 置柵極。[attach]158 [/attach] 浮置柵極是由氮化物夾在兩層二氧化矽材料之間構成的，中間的氮化物就是可以存儲電荷的 電荷勢阱。上下兩層氧化物的厚度大於 50 埃，以避免發生擊穿。 二、浮柵的重放電 向數據單元內寫入數據的過程就是向電荷勢阱注入電荷的過程，寫入數據有兩種技術，熱電 子注入(hot electron injection)和 F-N 隧道效應(Fowler Nordheim tunneling)，前一種是通過源 極給浮柵充電，後一種是通過矽基層給浮柵充電。NOR 型 FLASH 通過熱電子注入方式給浮 柵充電，而 NAND 則通過 F-N 隧道效應給浮柵充電。 在寫入新數據之前，必須先將原來的數據擦除，這點跟硬碟不同，也就是將浮柵的電荷放掉， 兩種 FLASH 都是通過 F-N 隧道效應放電。 三、0 和 1 這方面兩種 FLASH 一樣，向浮柵中注入電荷表示寫入了'0'，沒有注入電荷表示'1'，所以對 FLASH 清除數據是寫 1 的，這與硬碟正好相反; 對於浮柵中有電荷的單元來說，由於浮柵的感應作用，在源極和漏極之間將形成帶正電的空 間電荷區，這時無論控制極上有沒有施加偏置電壓，電晶體都將處於 導通狀態。而對於浮 柵中沒有電荷的電晶體來說只有當控制極上施加有適當的偏置電壓，在矽基層上感應出電 荷，源極和漏極才能導通，也就是說在沒有給控制極施 加偏置電壓時，電晶體是截止的。 如果電晶體的源極接地而漏極接位線，在無偏置電壓的情況下，檢測電晶體的導通狀態就可 以獲得存儲單元中的數據，如果位線上的電平為低，說明電晶體處於 導通狀態，讀取的數 據為 0，如果位線上為高電平，則說明電晶體處於截止狀態，讀取的數據為 1。由於控制柵 極在讀取數據的過程中施加的電壓較小或根本不施加 電壓，不足以改變浮置柵極中原有的 電荷量，所以讀取操作不會改變 FLASH 中原有的數據。 四、連接和編址方式 兩種 FLASH 具有相同的存儲單元，工作原理也一樣，為了縮短存取時間並不是對每個單元 進行單獨的存取操作，而是對一定數量的存取單元進行集體操作， NAND 型 FLASH 各存 儲單元之間是串聯的，而 NOR 型 FLASH 各單元之間是並聯的;為了對全部的存儲單元有 效管理，必須對存儲單元進行統一編址。 NAND 的全部存儲單元分為若干個塊，每個塊又分為若干個頁，每個頁是 512byte，就是 512 個 8 位數，就是說每個頁有 512 條位線，每條位線下 有 8 個存儲單元;那麼每頁存儲的數 據正好跟硬碟的一個扇區存儲的數據相同，這是設計時為了方便與磁碟進行數據交換而特意 安排的，那麼塊就類似硬碟的簇;容 量不同，塊的數量不同，組成塊的頁的數量也不同。 在讀取數據時，當字線和位線鎖定某個電晶體時，該電晶體的控制極不加偏置電壓，其它的 7 個都加上偏置電壓 而導通，如果這個電晶體的浮柵中有電荷就會導通使位線為低電平， 讀出的數就是 0，反之就是 1。 NOR 的每個存儲單元以並聯的方式連接到位線，方便對每一位進行隨機存取;具有專用的 地址線，可以實現一次性的直接尋址;縮短了 FLASH 對處理器指令的執行時間。 五、性能 NAND flash和NOR flash的區別 一、NAND flash和NOR flash的性能比較 flash快閃記憶體是非易失存儲器，可以對稱為塊的存儲器單元塊進行擦寫和再編程。任何flash器件的寫入操作只能在空或已擦除的單元內進行，所以大多數情況下，在進行寫入操作之前必須先執行擦除。NAND器件執行擦除操作是十分簡單的，而NOR則要求在進行擦除前先要將目標塊內所有的位都寫為0。由於擦除 NOR器件時是以64～128KB的塊進行的，執行一個寫入/擦除操作的時間為5s，與此相反，擦除NAND器件是以8～32KB的塊進行的，執行相同的操作最多只需要4ms。執行擦除時塊尺寸的不同進一步拉大了NOR和NADN之間的性能差距，統計表明，對於給定的一套寫入操作(尤其是更新小文件時)，更多的擦除操作必須在基於NOR的單元中進行。這樣，當選擇存儲解決方案時，設計師必須權衡以下的各項因素。 1、NOR的讀速度比NAND稍快一些。 2、NAND的寫入速度比NOR快很多。 3、NAND的4ms擦除速度遠比NOR的5s快。 4、大多數寫入操作需要先進行擦除操作。 5、NAND的擦除單元更小，相應的擦除電路更少。 二、NAND flash和NOR flash的接口差別 NOR flash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內部的每一個字節。 NAND器件使用複雜的I/O口來串行地存取數據，各個產品或廠商的方法可能各不相同。8個引腳用來傳送控制、地址和數據信息。NAND讀和寫操作採用512字節的塊，這一點有點像硬碟管理此類操作，很自然地，基於NAND的存儲器就可以取代硬碟或其他塊設備。 三、NAND flash和NOR flash的容量和成本 NAND flash的單元尺寸幾乎是NOR器件的一半，由於生產過程更為簡單，NAND結構可以在給定的模具尺寸內提供更高的容量，也就相應地降低了價格。 NOR flash占據了容量為1～16MB快閃記憶體市場的大部分，而NAND flash只是用在8～128MB的產品當中，這也說明NOR主要應用在代碼存儲介質中，NAND適合於數據存儲，NAND在CompactFlash、 Secure Digital、PC Cards和MMC存儲卡市場上所占份額最大。 四、NAND flash和NOR flash的可靠性和耐用性 採用flahs介質時一個需要重點考慮的問題是可靠性。對於需要擴展MTBF的系統來說，Flash是非常合適的存儲方案。可以從壽命(耐用性)、位交換和壞塊處理三個方面來比較NOR和NAND的可靠性。 五、NAND flash和NOR flash的壽命(耐用性) 在NAND快閃記憶體中每個塊的最大擦寫次數是一百萬次，而NOR的擦寫次數是十萬次。NAND存儲器除了具有10比1的塊擦除周期優勢，典型的NAND塊尺寸要比NOR器件小8倍，每個NAND存儲器塊在給定的時間內的刪除次數要少一些。 六、位交換 所有flash器件都受位交換現象的困擾。在某些情況下(很少見，NAND發生的次數要比NOR多)，一個比特位會發生反轉或被報告反轉了。一位的變化可能不很明顯，但是如果發生在一個關鍵文件上，這個小小的故障可能導致系統停機。如果只是報告有問題，多讀幾次就可能解決了。當然，如果這個位真的改變了，就必須採用錯誤探測/錯誤更正(EDC/ECC)算法。位反轉的問題更多見於NAND快閃記憶體，NAND的供應商建議使用NAND快閃記憶體的時候，同時使用 七、EDC/ECC算法 這個問題對於用NAND存儲多媒體信息時倒不是致命的。當然，如果用本地存儲設備來存儲作業系統、配置文件或其他敏感信息時，必須使用EDC/ECC系統以確保可靠性。 八、壞塊處理 NAND器件中的壞塊是隨機分布的。以前也曾有過消除壞塊的努力，但發現成品率太低，代價太高，根本不划算。 NAND器件需要對介質進行初始化掃描以發現壞塊，並將壞塊標記為不可用。在已製成的器件中，如果通過可靠的方法不能進行這項處理，將導致高故障率。 九、易於使用 可以非常直接地使用基於NOR的快閃記憶體，可以像其他存儲器那樣連接，並可以在上面直接運行代碼。 由於需要I/O接口，NAND要複雜得多。各種NAND器件的存取方法因廠家而異。在使用NAND器件時，必須先寫入驅動程序，才能繼續執行其他操作。向 NAND器件寫入信息需要相當的技巧，因為設計師絕不能向壞塊寫入，這就意味著在NAND器件上自始至終都必須進行虛擬映射。 十、軟體支持 當討論軟體支持的時候，應該區別基本的讀/寫/擦操作和高一級的用於磁碟仿真和快閃記憶體管理算法的軟體，包括性能優化。 在NOR器件上運行代碼不需要任何的軟體支持，在NAND器件上進行同樣操作時，通常需要驅動程序，也就是內存技術驅動程序(MTD)，NAND和NOR器件在進行寫入和擦除操作時都需要MTD。 使用NOR器件時所需要的MTD要相對少一些，許多廠商都提供用於NOR器件的更高級軟體，這其中包括M-System的TrueFFS驅動，該驅動被 Wind River System、Microsoft、QNX Software System、Symbian和Intel等廠商所採用。 驅動還用於對DiskOnChip產品進行仿真和NAND快閃記憶體的管理，包括糾錯、壞塊處理和損耗平衡。